产品中心
深圳市锦昊安科技有限公司是一家专门为恶劣和苛刻环境设计的硬化以太网、PoE和光纤连接产品的制造商。
产品中心
- 产品描述
- 尺寸
- 订单信息
- 下载
- 应用
-
特征：
◊ 温度范围 0°C 至 70°C
◊ 符合 RoHS 标准的零件
应用：
◊ 机架到机架
◊ 数据中心交换机和路由器
◊ 地铁网络
◊ 交换机和路由器
◊ 40G BASE-LR4-PSM 以太网链路
描述：
JHA-QC10是专为10km光通信应用而设计的收发器模块。该设计符合 IEEE P802.3ba 标准的 40GBASE-LR4。该模块将 4 个输入通道（ch）的 10Gb/s 电数据转换为 4 个光信号，并将它们复用为单个通道以进行 40Gb/s 光传输。相反，在接收器侧，该模块将 40Gb/s 输入光解复用为 4 通道信号，并将它们转换为 4 通道输出电数据。
4个通道的中心波长为1310nm，属于ITU-T G694.2定义的波长网格。它包含一个用于光接口的 MTP/MPO 连接器和一个用于电接口的 38 针连接器。为了最大限度地减少长途系统中的光色散，必须在该模块中应用单模光纤 (SMF)。
该产品根据 QSFP 多源协议 (MSA) 设计外形尺寸、光/电连接和数字诊断接口。它旨在满足最恶劣的外部操作条件，包括温度、湿度和 EMI 干扰。
该模块采用 +3.3V 单电源供电，模块存在、复位、中断和低功耗模式等 LVCMOS/LVTTL 全局控制信号可用。2 线串行接口可用于发送和接收更复杂的控制信号以及获取数字诊断信息。可以对单个通道进行寻址，并且可以关闭未使用的通道以实现最大的设计灵活性。
TQPM10 设计有符合 QSFP 多源协议 (MSA) 的外形尺寸、光学/电气连接和数字诊断接口。它旨在满足最恶劣的外部操作条件，包括温度、湿度和 EMI 干扰。该模块提供非常高的功能和特性集成，可通过两线串行接口访问。
• 绝对最大额定值
范围
象征
分钟
典型的
最大限度。
单元
储存温度 T S
-40
+85
摄氏度
电源电压 VCC T，R
-0.5
4
在
相对湿度 相对湿度
0
85
%
• 推荐的 操作环境：
范围
象征
分钟
典型的
最大限度。
单元
外壳工作温度 热电偶_
0
+70
摄氏度
电源电压 V CCT，右
+3.13
3.3
+3.47
在
电源电流 我抄送
1000
嘛
功耗 局部放电
3.5
在
• 电气特性（T OP = 0 至 70 °C，V CC = 3.13 至 3.47 伏特
范围
象征
最小值
类型
最大限度
单元
笔记
每通道数据速率 -
10.3125
11.2
Gbps
能量消耗 -
2.5
3.5
在
电源电流 集成电路
0.75
1.0
A
控制 I/O 电压高 艾滋病病毒
2.0
电压
在
控制 I/O 电压低 将要
0
0.7
在
通道间偏斜 TSK
150
附言
RESETL持续时间 10
我们
RESETL 无效时间 100
多发性硬化症
开机时间 100
多发性硬化症
发射机 单端输出电压容差 0.3
4
在
1
共模电压容差 15
毫伏
发射输入差分电压 我们
150
1200
毫伏
传输输入差分阻抗 句子
85
100
115
数据相关输入抖动 DDJ
0.3
用户界面
接收者 单端输出电压容差 0.3
4
在
Rx 输出差分电压 V
370
600
950
毫伏
Rx 输出上升和下降电压 传输率/传输率
35
附言
1
总抖动 天杰
0.3
用户界面
笔记：
- 20～80%
• 光学参数(TOP = 0 to 70 ° C, VCC = 3.0 to 3.6 Volts)
范围
象征
最小值
类型
最大限度
单元
参考
发射机 波长分配
1300
1311
1320
纳米
边模抑制比 SMSR
30
-
-
D b
每通道平均光功率 -5
-
+1
分贝
TDP，每车道 热设计计划
2.3
D b
消光比 是
3.5
-
-
D b
发射器眼图模板定义 {X1, X2, X3, Y1, Y2, Y3} {0.25, 0.4, 0.45, 0.25, 0.28, 0.4} 光回波损耗容限 -
-
20
D b
发射机平均发射功率关闭，每条车道 噗
-30
分贝
相对强度噪声 还
-128
分贝/赫兹
1
光回波损耗容限 -
-
12
D b
接收者 伤害阈值 总谐波失真
3.3
分贝
1 接收器输入端的平均功率，每条通道 R
-12.6
0
分贝
接收电 3 dB 上限截止频率，每个通道 12.3
千兆赫
RSSI 准确度 -2
2
D b
接收器反射率 接收端
-26
D b
接收器功率 (OMA)，每个通道 -
-
3.5
分贝
接收电 3 dB 上限截止频率，每个通道 12.3
千兆赫
LOS 反断言 服务水平
-13
分贝
LOS 断言 洛杉矶_
-25
分贝
LOS 迟滞 视距_
0.5
D b
笔记
- 12dB 反射
• 诊断监控界面
Digital diagnostics monitoring function is available on all QSFP+ LR4. A 2-wire serial interface provides user to contact with module. The structure of the memory is shown in flowing. The memory space is arranged into a lower, single page, address space of 128 bytes and multiple upper address space pages. This structure permits timely access to addresses in the lower page, such as Interrupt Flags and Monitors. Less time critical time entries, such as serial ID information and threshold settings, are available with the Page Select function. The interface address used is A0xh and is mainly used for time critical data like interrupt handling in order to enable a one-time-read for all data related to an interrupt situation. After an interrupt, IntL has been asserted, the host can read out the flag field to determine the affected channel and type of flag.
Page02 is User EEPROM and its format decided by user.
The detail description of low memory and page00.page03 upper memory please see SFF-8436 document.
• Timing for Soft Control and Status Functions
Parameter
Symbol
Max
Unit
Conditions
Initialization Time t_init 2000 ms Time from power on1, hot plug or rising edge of Reset until the module is fully functional2 Reset Init Assert Time t_reset_init 2 μs A Reset is generated by a low level longer than the minimum reset pulse time present on the ResetL pin. Serial Bus Hardware Ready Time t_serial 2000 ms Time from power on1 until module responds to data transmission over the 2-wire serial bus Monitor Data ReadyTime t_data 2000 ms Time from power on1 to data not ready, bit 0 of Byte 2, deasserted and IntL asserted Reset Assert Time t_reset 2000 ms Time from rising edge on the ResetL pin until the module is fully functional2 LPMode Assert Time ton_LPMode 100 μs Time from assertion of LPMode (Vin:LPMode =Vih) until module power consumption enters lower Power Level IntL Assert Time ton_IntL 200 ms Time from occurrence of condition triggering IntL until Vout:IntL = Vol IntL Deassert Time toff_IntL 500 μs toff_IntL 500 μs Time from clear on read3 operation of associated flag until Vout:IntL = Voh. This includes deassert times for Rx LOS, Tx Fault and other flag bits. Rx LOS Assert Time ton_los 100 ms Time from Rx LOS state to Rx LOS bit set and IntL asserted Flag Assert Time ton_flag 200 ms Time from occurrence of condition triggering flag to associated flag bit set and IntL asserted Mask Assert Time ton_mask 100 ms Time from mask bit set4 until associated IntL assertion is inhibited Mask De-assert Time toff_mask 100 ms Time from mask bit cleared4 until associated IntlL operation resumes ModSelL Assert Time ton_ModSelL 100 μs Time from assertion of ModSelL until module responds to data transmission over the 2-wire serial bus ModSelL Deassert Time toff_ModSelL 100 μs Time from deassertion of ModSelL until the module does not respond to data transmission over the 2-wire serial bus Power_over-ride orPower-set Assert Time ton_Pdown 100 ms Time from P_Down bit set 4 until module power consumption enters lower Power Level Power_over-ride or Power-set De-assert Time toff_Pdown 300 ms Time from P_Down bit cleared4 until the module is fully functional3 Note：
1. Power on is defined as the instant when supply voltages reach and remain at or above the minimum specified value.
2. Fully functional is defined as IntL asserted due to data not ready bit, bit 0 byte 2 de-asserted.
3. Measured from falling clock edge after stop bit of read transaction.
4. Measured from falling clock edge after stop bit of write transaction.
• Transceiver Block Diagram
l Pin Assignment
Diagram of Host Board Connector Block Pin Numbers and Name
• Pin Description
Pin
Logic
Symbol
Name/Description
Ref.
1
GND
Ground 1
2
CML-I
Tx2n
Transmitter Inverted Data Input 3
CML-I
Tx2p
Transmitter Non-Inverted Data output 4
GND
Ground 1
5
CML-I
Tx4n
Transmitter Inverted Data Output 6
CML-I
Tx4p
Transmitter Non-Inverted Data Output 7
GND
Ground 1
8
LVTTL-I
ModSelL
Module Select 9
LVTTL-I
ResetL
Module Reset 10
VccRx
+3.3V Power Supply Receiver 2
11
LVCMOS-I/O
SCL
2-Wire Serial Interface Clock 12
LVCMOS-I/O
SDA
2-Wire Serial Interface Data 13
GND
Ground 1
14
CML-O
Rx3p
Receiver Inverted Data Output 15
CML-O
Rx3n
Receiver Non-Inverted Data Output 16
GND
Ground 1
17
CML-O
Rx1p
Receiver Inverted Data Output 18
CML-O
Rx1n
Receiver Non-Inverted Data Output 19
GND
Ground 1
20
GND
Ground 1
21
CML-O
Rx2n
Receiver Inverted Data Output 22
CML-O
Rx2p
Receiver Non-Inverted Data Output 23
GND
Ground 1
24
CML-O
Rx4n
Receiver Inverted Data Output 25
CML-O
Rx4p
Receiver Non-Inverted Data Output 26
GND
Ground 1
27
LVTTL-O
ModPrsL
Module Present 28
LVTTL-O
IntL
Interrupt 29
VccTx
+3.3V Power Supply Transmitter 2
30
Vcc1
+3.3V Power Supply 2
31
LVTTL-I
LPMode
Low Power Mode 32
GND
Ground 1
33
CML-I
Tx3p
Transmitter Inverted Data Output 34
CML-I
Tx3n
Transmitter Non-Inverted Data Output 35
GND
Ground 1
36
CML-I
Tx1p
Transmitter Inverted Data Output 37
CML-I
Tx1n
Transmitter Non-Inverted Data Output 38
GND
Ground 1
Notes:
- GND 是 QSFP 模块通用的单一和电源（电源）符号，所有模块在 QSFP 模块中都是通用的，并且所有模块电压均参考此电位，另有说明。将它们直接连接到主板信号公共接地层。激光输出在 TDIS >2.0V 或开路时禁用，在 TDIS <0.8V 时启用。
- VccRx、Vcc1 和 VccTx 是接收器和发射器电源，应同时使用。推荐的主机板电源滤波如下所示。VccRx、Vcc1 和 VccTx 可以以任何组合在 QSFP 收发器模块内进行内部连接。每个连接器引脚的额定最大电流为 500mA。
• 光接口通道和分配
下图显示了光连接器的多模光纤面的方向
QSFP 模块 MPO 的外观
纤维号 车道分配 1 RX0 2 RX1 3 RX2 4 RX3 5 不曾用过 6 不曾用过 车道分配表
• 推荐电路
• 机械尺寸
*注：请准确填写信息，保持通讯畅通。我们将尽快与您联系
相关产品
如果您需要查询我们的产品或价目表，请留言
您给我们的电子邮件，我们将在24小时内与您联系。
